Verilog
Verilog в новостной повестке, календарь упоминаний и aналитика в реальном времени.
Календарь упоминаний:
Verilog выступает промежуточным звеном в автоматизированном цикле проектирования микросхемы Microsoft
В рамках демонстрации возможностей ИИ-ассистента Discovery для полного цикла создания чипа, язык Verilog использовался на этапе синтеза логики. Нейросеть преобразовала код уровня C в описание логических элементов (вентилей AND, XOR) именно на этом языке, что позволило затем сгенерировать физический макет кристалла с помощью OpenROAD.
Фактор: Верификация проекта проходила на открытых стандартах (OpenROAD и SKY130), где Verilog служил обязательным форматом для описания RTL-логики перед физической реализацией.
Эффект: Автоматическая генерация кода Verilog позволила системе самостоятельно запускать циклы оптимизации параметров, таких как частота тактового сигнала, без ручного вмешательства инженера.
AlphaEvolve оптимизировал код Verilog для арифметического узла умножения матриц в TPU
Суть: ИИ-агент AlphaEvolve переписал код на языке Verilog для арифметического узла умножения матриц, что позволило устранить лишние биты в цепи.
Событие: Изменения в коде Verilog прошли строгую проверку на корректность и были интегрированы в новый ускоритель TPU компании Google.
Связь: Оптимизация кода на Verilog напрямую способствовала повышению эффективности аппаратного обеспечения и снижению затрат на уровне глобальной инфраструктуры.
В нашей базе собрано 2 события по теме «Verilog». Мы показываем все из них.